台积电新CoWoS封装技术将打造手掌大小高端芯片

11月28日消息，据报道，台积电(TSMC)在其欧洲开放创新平台(OIP)论坛上宣布，正在按计划对其超大版本的CoWoS封装技术进行认证。

此项革新性技术核心亮点在于，它能够支持多达9个光罩尺寸(Reticle Size)的中介层集成，并配备12个高性能的HBM4内存堆栈，专为满足最严苛的性能需求而生。

然而，超大版CoWoS封装技术的实现之路并非坦途。具体而言，即便是5.5个光罩尺寸的配置，也需仰赖超过100 x 100毫米的基板面积，这一尺寸已逼近OAM 2.0标准尺寸的上限(102 x 165mm)。而若追求9个光罩尺寸的极致，基板尺寸更是要突破120 x 120毫米大关，这无疑是对现有技术框架的一大挑战。

此等规模的基板尺寸变革，不仅深刻影响着系统设计的整体布局，也对数据中心的配套支持系统提出了更高要求，尤其是在电源管理和散热效率方面，需要更为精细的考量与优化。

台积电希望采用其先进封装方法的公司也能利用其系统集成芯片(SoIC)先进封装技术垂直堆叠其逻辑芯片，以进一步提高晶体管数量和性能。借助9个光罩尺寸的CoWoS封装技术，台积电预计客户会将1.6nm芯片放置在2nm芯片之上。